Arsitektur Komputer Pertemuan 13 Welcome to your Arsitektur Komputer Pertemuan 13 NIMNamaKelasDua fase pada Pipelining RISCRead dan writeLoad dan executeInterrupt dan InstructionRead dan executeInstruction dan ExecuteYang termasuk dalam siklus didalam CPU adalahInstructionReadLoadWritePipelinePertanyaan yang salah pada Karakteristik Arsitektur RISC adalahDengan menggunakan instruksi sederhana atau instruksi satu siklusRISC harus tidak boleh lebih kompleks dari CISCInstruksi mesin dapat di hardwareRISC lebih kompleks dari CISCInstruksi mesin tidak perlu mengakses penyimpanan kontrolKarakteristik dari RISA yaitu ….Banyak instruksi per siklusAddress mode kompleksFormat Instruksi kompleksExecute instruksi lebih cepatFormat instruksi sederhanaInstruction Set adalah prosesPengambilan instruksiMelakukan operasi ALU dengan input Register dan output registerOperasi register ke memori atau memori ke registerPengaturan bus I/OOperasi antara ALU dan I/O
